第三章 门电路

　　组合逻辑电路设计主要是将客户的具体设计要求用逻辑的函数加以描述，再用具体的电路加以实现的过程，组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路（即用逻辑门电路）来实现组合逻辑电路的功能，后面会介绍有关可编程逻辑器件设计组合逻辑电路的方法。

　　组合逻辑电路的设计步骤可分为：
　　1.根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出；
　　2.通过逻辑化简，将真值表写出最简的逻辑函数表达式；
　　3.选择合适的门器件，把最简的表达式转换为相应的表达式；
　　4.根据表达式画出该电路的逻辑电路图；
　　5.最后一步进行实物安装调试，这是最终验证设计是否正确的手段。

2、 组合逻辑电路设计举例

　　例　设计一个三变量的表决器，当多数人同意时，提议通过；否则不通过。
　　从题目要求可能看出其有三个输入变量，输出仅一个。设输入三个变量分别为:A,B,C,输出变量用F表示，当输入同意时用1表示，否则为0；输出状态为1时表示通过,输出为0时表示否决。
　　第一步：根据上面假设列出其状态真值表。

　　第二步：由真值表写出表达式。
　　根据真值表写出其卡诺图，通过卡诺图的化简写其最简的表达式，由于其使用的门电路是与非门，故化简后的表达式还须转换为与非的表达式的形式，下图a为其卡诺图。

　　第三步：根据逻辑表达式画出逻辑电路图。如上图b所示。
　　例　设计一个用来判别一位8421BCD码是否大于5的电路。如果输入值大于5时，电路输出1；当输入小于等于5时，电路输出为0。
　　第一步：根据题意列出真值表。
　　由于8421BCD码每一位数是由四位二进制数组成，且其有效编码为0000～1001，而1010～1111是不可能出现的，故在真值表中当作任意项来处理。其值表如下表：

　　第二步：根据真值表写出其化简过的与非表达式。
　　由下图a的卡诺图不难化简写出其与非的表达式为：

　　第三步：根据简化的与非表达式画出如上图b所示的逻辑电路图。

3、组合逻辑电路设计中的实际问题

　上面介绍的是组合逻辑的一般设计方法，实际遇到的问题往往比较复杂。下面对设计过程常见的问题进行讨论。
　　★输入端的限制问题（扇入问题）
　　1.多余输入端的处理
　　多余输入端的处理可分为两种情况加以处理：即输入端的逻辑关系是与逻辑关系还是或逻辑关系两种。
　　输入端为与逻辑时：对于TTL电路可将多余输入端接高电平、与其它输入端并接或悬空（但在干扰比较严重的场合不能将多余输入端悬空）；对于CMOS的输入与逻辑只能接成高电平或输入端相并联，但不能悬空。
　　输入端为或逻辑时：无论对于TTL电路，还是CMOS电路可将多余输入端接低电平、与其它输入端并接。
　　2.电路提供的输入端少于实际需要的输入端
　　当集成电路的输入端少于实际电路需要的输入端数时较输入有多余端的处理来得复杂，通常采用分组的方法进行解决。下图你应该不难看懂。

　　★扇出问题
　　在我们设计电路时，最终的电路可能存在一个门电路的输出带的负载非常多，可能超过器件的带负载能力，由于负载一般为同系列的门电路，故这问题通常叫做扇出问题。
　　解决这种问题通过可通过两种方法来解决：一种是采用扇出系数大的门作为输出（通过在器件手册称为带缓冲的门），一般这种门的扇出可达20，这一般是可以满足要求的。另一种方法可采用分组的方法增加驱动能力，这与上图的工作原理类似。